Zeitschrift für Kernenergiewissenschaft und Energieerzeugungstechnologie

Implementierung einer effektiven und sicheren Ressourcenarchitektur für die VLSI-Blockverschlüsselung.

 Yadala Sucharitha, P. Anantha Christu Raj, TS Karthik, Dhiraj Kapila, V. Mathiazhagan und Ranjan Walia

Portable Verschlüsselung spielt eine Schlüsselrolle bei der Entstehung von Computeranwendungen in ressourcengesteuerten Umgebungen, die auf Identifizierung basieren. In diesem Dokument haben wir ressourceneffizientere VLSI-Konfigurationen für sowohl 80-Bit- als auch 128-Bit-Present-Kryptosystemalgorithmen, genannt PRESET-80 und PRESET-128, gezeigt. Die FPGA-Implementierungen dieser Designs wurden mit einem Xilinx XC6VXX70R-1-VF1646 FPGA-Chip basierend auf LUT 6-Technologie durchgeführt. Diese Designs verfügen über eine 33-Taktzyklus-Verzögerung, laufen mit 306,84 MHz und bieten eine maximale Taktfrequenz von 595,08 Mbit/s. Die beiden unterschiedlichen Designs wurden miteinander getestet. Es wurde auch festgestellt, dass das Design von PRESENT-80 21 % weniger FPGA-Trimmungen und eine um 26 % höhere Ausgabe aufweist. Das PRESET-128-Design benötigt außerdem 21 % weniger FPGA-Splitting, eine Latenzverringerung von 28 % und eine Gesamtleistungssteigerung von 70 %.