Zeitschrift für Kernenergiewissenschaft und Energieerzeugungstechnologie

Implementierung eines programmierbaren Drop-Voltage-Controllers (VLSI)

Meenaakshi Sundhari RP, P. Anantha Christu Raj, D Haripriya, Vishal Moyal, S. Ravikumar und Chandra Mukherjee

Diese Studie bietet ein neues synchronisiertes FPGA (Praxisbereichstürarray) zur Minimierung des Stromverbrauchs. In der Abbildung ist eine parallele bitserielle Architektur dargestellt, um den Energieverbrauch und die zeitliche Synchronisierung von Schaltstrukturen zu minimieren. Die Forscher bieten mit jeder Lookup-Datenbank ein feinkörniges Energiekontrollsystem an, um die statische Energie durch die Kanallänge zu minimieren, die nun der dynamischen (LUT) entspricht. Ein 90-nm-Prozessor ist das geplante feldprogrammierbare VLSI. Sein Stromverbrauch ist 42 Prozent niedriger als bei sequentiellem Design.