Zeitschrift für Computertechnik und Informationstechnologie

Abschlusserkennungsmodell für einen digitalen Komparator

Dimitar ST

Abschlusserkennungsmodell für einen digitalen Komparator

Der Schaltvorgang in einem Multibit-Größenkomparator wurde analysiert, ebenso wie die Latenz, mit der die Ausgabefunktionen gebildet werden. Es wird eine kritische Analyse der möglichen Methoden zur Bewertung der Latenz von Logikgattern präsentiert, nämlich Dual-Rail-Signaldisjunktion, Muller-C-Element und NULL Convention Logic (NCL). Im Zusammenhang mit den gezogenen Schlussfolgerungen wurde eine neue kostengünstige Logikschaltung zur Realisierung der Abschlusserkennung bei der Durchführung des Operationsvergleichs vorgeschlagen. Die synthetisierte Logikschaltung basiert auf der Parallelität in der Komparatorschaltung. Das von der oben genannten Schaltung erzeugte Signal ermöglicht dem Komparator, unter den Bedingungen der asynchronen Steuerung zu funktionieren.

Haftungsausschluss: Dieser Abstract wurde mit Hilfe von Künstlicher Intelligenz übersetzt und wurde noch nicht überprüft oder verifiziert